1、根據電路前端設計需求，進行模塊級版圖設計；
2、負責進行版圖布局規劃，實現頂層版圖拼接；
3、負責版圖的寄生參數提取、時序收斂、物理驗證及Tape Out其他相關工作;
4、精通Synopsys/Candence/Mentor的后端工具，如Synopsys的DC/PT/FM/ICC等，Candence的RedHawk，Mentor的Calibre/Tessent，有3年以上近期開發經驗；
5、熟悉Linux操作系統；熟練使用Bash、CSH、Perl、Tcl中某一門腳本語言；
6、具有45nm及以下工藝版圖設計經驗者優先；
7、具有良好的團隊合作意識；
8、能抗壓力。
浙公網安備33010802012598號